PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-059428

(43) Date of publication of application: 07.03.1989

(51)Int.Cl.

G06F 5/06

G06F 5/06

(21)Application number : 62-215271

(71)Applicant: NEC CORP

(22)Date of filing:

31.08.1987


(72)Inventor: OOTAWA MASAYUKI

(54) BURST CONVERTING CIRCUIT

(57)Abstract:

PURPOSE: To execute a high speed signal processing and a large capacity signal processing, by inputting an input digital signal train and an input timing pulse, and a signal train and a pulse from a delaying circuit which has delayed them by M bits, selecting one of these signal train and pulse, and outputting it as a digital signal train and a timing pulse.

CONSTITUTION: A signal train and a pulse from a dual port RAM 101, a read- out control circuit 102, and a delaying circuit 103 for delaying an input digital signal train and an input timing pulse by M bits (M: a natural number) by an input clock and outputting them are inputted. The titled circuit is provided with a selecting circuit 104 for selecting one of these signal train and



pulse, and outputting it as a digital signal train and a timing pulse, a write-in control circuit 105 and a deciding circuit 106. In such a way, the signal processing of high speed and a large capacity can be realized by a small-sized structure.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

爾日本国特許庁(JP)

① 特許出腳公開

⊕ 公 開 特 許 公 報 (A)

昭64-59428

@Int_Cl_f

識別記号

庁内整理番号

@公開 昭和64年(1989) 3月7日

G 06 F 5/06 $\begin{smallmatrix}3&5&2\\3&0&1\end{smallmatrix}$

7230-5B 7230-5B

黎李譜求 未請求 発明の数 1 (全8 頁)

砂発明の名称

バースト変換回路

(2)特 願 碎62-215271

願 昭62(1987)8月31日 **69H**

(1944) 明者 大田和 雅之 東京都港区芝5丁目33番1号 日本電気株式会社内

東京部港区芝5丁目33番1号

頭 人 日本電気株式会社 创出

30代 斑 弁理士 渡辺 惠平

1. 危明の名称

ハースト変換回路

2. 特許請求の範頭

入力循号をスピードの速い磐号に変換してバー スト状に嵌力するバースト変換画数において、お き込み健康および読み出し削御を間向に行なうた めの入力ポートと出力ポートを優別に備え、入力 デジタル舞号を設ま込むとともは、例回路出力側 の基準クロックと基準をするングバルスは対し、 位相吸収、フレーム製合およびバースと変要を行 ないバースト信号海を出力するデュアルボート RAMと、上乳装御クロック約まび鑑備タイミン グパルスを入力し、この諸難タイミングパルヌの 周期を!フレームとしてNフレーム(Nは2以上 の自然数)単位の読み出してどいスおよび読み出 し制御信号を上記デュアルポートRAMに出力す るとともに、Nフレーム選択の制機パルスおよび 制定ペルスを出力する読み出し開鍵回路と、入力 デジタル倍可用および入力タイミングパルスを決 カクロックによりMピット(M:自然像)選送さ せて出力する遠遙匈路と、入力デジタル信号列お よび入力タイミングパルスとこれらなMピット選 延させた上記選遍閲覧からの言号列およびパルス とを入りし、これら信号判別よびパルスのうちい ずれが一方を選択して、デジタル信号列出よびク イミングパルスとして出力する選択団路と、タイ ミングパルス、入力クロックおよび忘記問題パル スを入力し、ガフレーム性煙の出き込みでドレス および追き込み副師信号を上記デュアルポート 8AMに山力するとともは、玉製制御パルスに対 するタイミングパルスの近相性報を出力する形き 込み脚鞴回路と、上記位相將想および発定パルス を入力し、上部制御パルスに対するタイミングパ ルスの位制を判定し、その判定結果にもとづき上

温遊沢回路を開却する判定回路とを具例したこと を特徴するパースト変換回路。

3. 発謝の詳細な説明

〔歳淡上の利用分野〕

本発明は、入力信号をスピードの違い信号に変換してパースト状に出力するパースト投換回路に関する。

【従来の技術】

従来、この他のバースト変数回路としては、例えば、翔を図に示すような構成のものあった。

第5区において、201はPIPO(Pirst-1n、Pirst-Out;入山力が独立なシーケンシャルメモリ)であり、君き込みパルス20による制御のもと入力デジタル信号列名と入力タイミングパルス5を入力する。また込み出しパルス19による制御のもと、基報クロック2に対して使相吸収、フレーム整合およびパースト変換を行ない、パースト信号列3および出力タイミングパルス20を出

とづき製明する。入力制御回路203は、

PIPO201より出力されるオーバーフロー約

R23(6-0)が"H" レベルであるとき、

FIFO201にまだ避き込めるスペースがある

と判断し、入力クロック8(6-a)に受い過ぎ
込みパルス20(5-b)を出力する。ドミミロ
201は、 ひき込みパルス20にしたがい、 ロビット 阿苅(a: 庭然数)の入力タイミングパルス

5(6-c)と入力デジケル個号列4(8-d)
(i: 自然数155i < a)を顕改さるいい、

であるとき、入力別期間223が"し"レベルであるとき、入力別期間223が"し"レベルであるとき、入力別期間2203はドしいい、

するとき、入力別期間2203はドしいい、

であるとき、入力別期間2203はアしずり

次に、出力側の敷作を第2図のタイミングチャートにもとづき説明する。マスメーリセット25により初期状態にされたFIFO201は何も忠

カする。 3 らにエンプティ的殺22月よびオーパーフロー財役23を出力する。

202は出方制即回路であり、基準タイミングパルス1 および法律クロック2を入力し、エンプティ情報22 および後達する比較結果24 にもとづき、設み出しビルス19を出力してぎ1 ぎ02 0 1 を削削する。203 は入力解剤回路であり、入力クロック8を入力し、オーバーフロー特報23 にもとづき消ぎ込みパルス20を出力してぎ1 ぎ0201を出力する。204は比較回路であり、結准タイミングパルス1を出力タイミングパルス21を入力し、フレーム整色が行なえるように比較結果24を出力し、これにより出力側隔の路202を制御する。

上述したパースト変換回路では、入出力の制度 はそれぞれ独立に行なわれている。そこで、まず 入力側の動作を摂る図のタイミングチャートにも

き込まれていないので、エンプティ情報を2 (? - 1) として"L"レベルを出力する。出力 脚部関係 2 0 2 は、エンプティ情報 2 2 と比較結 果 2 4 (? ~ ェ) が"H"レベルであり、かつ、 バースト語号列3 (? - e) を出力すべきタイミ ングであるとき、 法即クロック 2 (? - e) にし たがい読み出しバルス19 (? - c) を出力する (なお、比較結果 2 3 は、初期状態では"it"レベル)。

読み消しベルス19にしたがい、FIFO201はベースト信号列3と出力タイミングバルス21(7-4)を出力する。比較同路204は技術タイミングバルス1(7-b)とお力タイミングパルス21を比較し、指合がとれているかどうかを判断し、整合がとれていないとまに仕比較結果24として"L"レベルを出力する。比較結果24が"L"レベルによると出力例例回路 202は読み出しパルス13を出力するのを止め る。この状態セドIPO201の由力は保持される。

基準タイミングパルス!が出力制帯回路202と比較回路204に入力すると、比較結果24が"H" レベルとなり、再び出力制御回路202より提み出しパルス!9が出力され読み出しが再聞する。このようにしてFIFOを用いてパースト変換を行なっていた。

「解決すべき問題点]

上述した質求のバースと変数回路は、FIFOを別いた情報であった。FIFOは、S-Rラッチを何暇も選ねてシーケンシャルメモリを構成しているため、動作这段がよび容量に限罪がある。したがって、高速デジタル信号列を処理する場合には、デジタル信号列を並列風環し、一項あたらの達度を落す必要があった。また、大容量のためを必要があった。また、全量環である。

と、上記茲帯クロックおよび匹差タイミングパル スを入力し、この芯本ダイミングパルスの周順を 1フレールとしてNフレーム(8は2以上の自然 設)単位の於み出しアドレスおよび紹み面し制御 住谷を上足デュアルポートRAMに出力するとと もに、Nコレーム周期の削捌パルスおよび判定パ ルスを出力する読み出し刻刻国路と、入力デジタ ル信号列および入力タイミングパルスを入力タロ ックによりMビット(M:目然数)遅延させて出 力する程廷回路と、入力デジタル保与列および入 カタイミングパルスとこれらをMピット選近させ た上記選號回路からの信号列およびパルスとを入 かし、これの信号列およびパルスのうちいぜれか - 方を選択して、デジタル信号列およびタイミン グバルスとして出力する選択細路と、タイミング パルス、久力クロックおよび上記制御パルスを入 刀し、Nフレーム単位のおき込みアドレスおよび おび込み間辺也与を上記デュアルポートRAMに 変換明路としての問路構設が複雑かつ大規模になる。このように、従来のパースト変換円路は、高 適別理ならびに大容信デジタル保身列には適さな いという欠点があった。

本売明は生活問題を解決するもので、高値でかった水量のデュアルボート R A M を使用することにより、高速信号処理、大智数信号処理に避した小形のパーストを換回路の提供を目的とする。

【問題点の解決手段】

上記目的を達成するために、本発明は、入力信 ちをスピードの違い信号に変換してパースト状に 出力するパースト変換回路において、おき込み削 部および読み出し初期を同時に行なうための入力 ポートと出力ポートを個別に顧え、入力デジタル 信号を得す込むとともに、回回路出力側の落像ク ロックと基準タイミングパルスに対し、就極吸 歌、アレーム整合およびパースト変換を行ないパースト信号列を出力するデュアルポートRAM

成力するとともに、上記額斯ベルスに対するクイミングバルスの位相機報を出力する書き込み利切回路と、上記依相機制行よび特定バルスを入力し、上記制部バルスに対するタイミングバルスの位割を判定し、その問定結果にもとづき上記選択初起を制御する制定回路とを具備した機成にしてある。

【灵兹约】

以下、水発明の一英数例について閉筋を参照して原明する。

第1 図は水支施額に係るバースト変数回路を示すプロック型である。

図別において、101世デュアルポートRAMであり、入力ポートと由力ポートを個別に備え、問き込みアドレス 15 および出さ 込み制御得り 15 にしたがって、入力デジタル信号 4 を引き込む。また、読み出しアドレスでおよび読み出し削 閉径号 8 にしたがってパースト信号外3 を読み出

す。 デュアルボート R A M 1 0 1 は、これら出き込み制は、読み出し間線を独立して同時に行なえるものである。

102は読み出し別切回路であり、装巻タイミングパルス」と基準クロック2を入力し、Nフドーム開闢(Nは2以上の自然歌)の読み出しアドレスでおよび読み出し翻译名号8を出力してデュアルボートRAMIOIの設み出し、Nファイン・また、読み出し影響回路102は、Nファイン・また、読み出し影響回路102は、Nアパルスコールの第一間にパルスラ、および判定シスルを分別は、入力タイミングパルスラ、および入力を受力する。別はパルスラ、および判定シスルクラックのディト内およびピット所包での数を割御するためのものである。

103は選択國路であり、人力デジタル信号列 4 および入力タイミングバルス5を入力クロック 8 によりMピット(M は自然数)建建させ、進号 列11 およびパルス12として出力する。

ャートにもとづき、上紀パースト変換回路の動作 を規切する。なお、以下の設明は、削減パルス略 が1フレームの場合を例にとっている。

まず、思き込み鮮の助作を設明する(第1図、第2図参照)、入力グロック8(2-a)、タイミングパルス14(2~b)および翻译パルス9(2-c)を入力した恋き込み間得回路105は、間報パルス9が"お"レベルの間にあるタイミングパルス14をアドレス05と書き込み間間信号18とおりましたが、デジグル信号列13(2-4)を入力する。

本いで、読み出し間の動作を設明する(第1 図、第3 図参照)。 勘能クロック2(3 - a) および基礎タイミングバルス1(3 - 6)を入力した読み出し知例回転102は入力タイミングバル 104ほ遊沢町路であり、入力デジタル信号新 4か信号列11 および入力タイミングバルス 5 か パルス!2 を、それぞれ判定結果 1 8 により選択 し、デジタル信号列 1 3 、タイミングバルス) 4 として出力する。

165は對き込み傾便回路であり、タイミングパルス14、入力クロックを、およびNフレーム 時間の調御パルスのを入力し、Nフレー上間間の出き込みアドレス 15 および登き込み間報信号 18 を出力してデュアルボート R A M 10 1 の 記き込み間路を行なる。また、制御パルスに対するタイミングパルス 14 の位相機銀 17 を出力する。

10 G は判定関係であり、判定パルス 1 0 および 依相情報 1 7 を入力し、制御パルス 9 に対する タイミングパルス 1 4 の位相を判定し、その判定 結果 1 8 にもとづき遅択回路 1 0 4 を制御する。 次に、第 1 図および 第 2 ~ 4 図の タイミングチ

放後に、基準タダック2と22種タイミングパル スまに対してビット内およびビット単位での位別 が不確定な入力クロック6と有力タイミングパル

特開昭64-59428(5)

スラおよびスカデジタル哲号列4につき位離級収 を行なう動作を遊明する(頭1図、館4関本照)。 避延回路103は、入力クロック8を用いて、入 カタイミングパルスちょ入力デジタル毎号残らを Mビット選組させる。選択回路104は、入力タ イミングパルス5数よび入力デジタル包号列4 と、これらとMピット選れたパルス」2お上伏行 **号列11を入力し、料定結果8にしたがいタイミ** ングパルスエチ (4-6)とデジタル信号列13 を出力する。対き込み制料四路105は、搬器パ ルス3(4- a)とタイミングパルス14より位 祖籍版17(4-c)を出方する。この場合、花 準タイミングパルス1と入力タイミングパルス6 の伽和越悪いので、俊相情報17としては"8" レベルの部分が2つでてくる。特定国路196 は、ドフレーム周期で入力される判定パルス10 以より、以用辨料として2ピットあることを判定 し、制定結果18を反転させて、タイミングパル

の結果として、位格材植17(4 - e)が得られる。Mの値を1フレームの 1/2に設定すれば位相フージンとしてよ 1/2フレームのマージンを扱ることができる。
上述した设施例は制剤パルス繋が1フレームの場合について説明したが、調例パルス幅を1フレ

スよりMピット遅れたケイミングパルス11

(4-4) を選択回断104より必力させる。こ

上述した資格例は制御パルス解が1フレームの 明白について説明したが、側側パルス幅を1フレ ーム(1:自然数)とし」フレーム中の任意の↓ フレームをアドレスの実際とすれば依頼マージン として土 1/2×1フレームのマージンを得ること ができる。

[類別の効果]

以上説明したように、水発明によれば、高速でかつ大寒屋のデュアルボートRAMを使用することにより、役号処理の高速化、大容道化を小形の 磁遊にて実現できる効果がある。

4. 図面の随季な延季

図

**


笠

近1 競は木屋明の実施的に係るバースト製造選 謎のブロック版、第2個、第3個、第4個はそれ それ同パースト変数回路の動作を示すタイミング チャート、第5回は従来のバースト変数回路のブ ロックは、毎6回、第7回は従来側の動作を示す タイミングチャートである。


101:グェアルボートRAM

2 0 4 : 比較回路


代理人 射視士 觀遊 譯筆




第 2 図



第 3 図





第5図

